Hatékony jelfeldolgozó architektúrák

Vezető: Fehér Béla

A korszerű kommunikációs rendszerekben előforduló feladatokat csak nagyteljesítményű digitális jelfeldolgozó egységekkel lehet megvalósítani. A különböző rádiós alrendszerek a bementi oldalon a lehető legkorábban digitalizált jeleket állítanak elő és a teljes jelfeldolgozási feladatot már ebbe a tartományban oldják meg. Ez a szoftver alapú rádiónak (SDR-nek) nevezett implementációs technika biztosítja az egyre nagyobb sávszélességek elérhetőségét, az extrém értékű átviteli paraméterek megvalósíthatóságát. Ezen a területen a párhuzamos működésű hardveres végrehajtó egységek, az adatfolyam jellegű, egymással szoros csatolásban lévő blokkok jelentős előnyt biztosítanak az utasítás végrehajtáson alapuló processzoros implementációkkal szemben. Az FPGA-ra épülő vagy hasonló, alacsonyszinten konfigurálható/programozható hardver architektúrák fejlesztése, az egyre összetettebb és bonyolultabb rendszerek miatt jelentős tervezési és verifikációs követelményeket jelent. A projekt során elemezzük a tipikus alkalmazási feltételeket, az FPGA alapú jelfeldolgozási megoldások különböző szintű tervezési lehetőségeit, a komplex rendszerek tesztelési, verifikációs módszereit.